SJ/T 10454-2020 厚膜混合集成电路多层布线用介质浆料.pdf

SJ/T 10454-2020 厚膜混合集成电路多层布线用介质浆料.pdf
仅供个人学习
反馈
标准编号:
文件类型:.pdf
资源大小:7 M
标准类别:电力标准
资源ID:65102
免费资源

标准规范下载简介

SJ/T 10454-2020 厚膜混合集成电路多层布线用介质浆料.pdf简介:

SJ/T 10454-2020 是中华人民共和国国家技术监督局发布的一项行业标准,名为《厚膜混合集成电路多层布线用介质浆料》,该标准主要针对厚膜混合集成电路(HIC, Hybrid Integrated Circuit)制造过程中使用的多层布线用介质浆料进行了规定和规范。

介质浆料在集成电路制造中起着至关重要的作用,它是一种用于形成电路层间绝缘层的材料,能够保证信号的准确传输,防止不同电路层之间的互相干扰。对于厚膜HIC,由于其具有更高的集成度和可靠性,对介质浆料的性能要求更高,包括良好的电气绝缘性能、良好的热稳定性、良好的机械强度以及良好的可加工性等。

SJ/T 10454-2020 标准详细规定了这种介质浆料的性能指标、测试方法、存储和使用条件等,旨在确保介质浆料的质量可控,从而提升厚膜HIC的制造质量和可靠性,推动我国集成电路产业的健康发展。

SJ/T 10454-2020 厚膜混合集成电路多层布线用介质浆料.pdf部分内容预览:

5.2烧成膜样品的制备及防护

5.2.1烧成膜样品的制备

5.2.2烧成膜样品的防护

试验样品应置于塑料密封袋中或干燥器中储存,以防止制备好的试验样品在空气中发生凝露、氧化 或表面污染等。

买用目视对浆料外观进行检查JC/T 2188-2013标准下载,检查是否符合表1的

按照SJ/T11512一2015中方法101对样品进行测试,检查是否符合表1的规定。

烧成膜外观用目视进行检测,检查是否符合表2

烧成膜外观用目视进行检测,检查是否符合表

SI/T 104542020

按附录A要求制备样品(单层掩膜通孔250μm×250μm),在10倍以上的显微镜下,观测通孔 宜无明显衬底材料露出。试验图形见图B.2。 V

5.3.7介电常数(e)

电容C的测试按照SJ/T11512—2015中方法402对样品进行测试; 用保证电压不大于5V和测量误差不大于2%的任何方法及仪器进行、测量频率为1±0.2MHz。 测量结果按公式(1)计算(测试图形见图B.1):

C——试样的电容量,pF:

安照SJ/T11512—2015中方法401对 检是否付合表之的规定 则量频率为(1土0.2)MHz,测试图形见图B.1。

按照SJ/T11512一2015中方法403对样品进行测试,检查是否符合表2的规定。 以每秒25V~35V的升压速度,缓慢增加电压至DC1000V,测量误差≤土5%;测试图形见图 3.1.要求测试图形膜厚为(40~50)um

SJ/T104542020

SJ/T104542020

按照5.2制备样品,按GB/T2423.3一2006进行,试验条件: 温度(40℃±2℃); 湿度(93%±3%); 严酷度96h。 恒定湿热试验后,按5.3.9测量绝电阻,检查是否符合4.4的要求

5.3.13耐高温试验

SI/T 104542020

若受试样品通过表3中列举的各项检查或试验,则鉴定检验合格;若其中有任何一项或一项以上超 过表3规定的允许不合格品数时,则不授予鉴定合格资格,

6.2 质量一致性检验

6.2.1质量一致性检验概述

质量一致性检验包括逐批检验和周期检验。

6. 2. 2.1 组批

相同品种规格,相同原料投料,在相同条件下生产的产品组成,并在同一时间内提交检验的 成检验批。

6. 2. 2. 2抽程

随机抽取45g~50g为检验样品,将

6.2.2.3检验项目

逐批检验的项目、受试样品数量应按表3中1~10项进行。

6.2.2.4不合格判定

6.2.2.5不合格处置

若检验项目中细度或年度不合格,检验样品应与该批浆料一起返工处理,返工后重新抽样进行逐批 合验

6.2.3.1检验周期

周期检验为半年一次。

6.2.3.2检验样品及检验项目

周期检验应随机抽取逐批检验合格产品,制备检验样品,将检验样品置于密闭容器中,以备检验。 周期检验项目及受试样品数量应按表3中全性能检验。

SJ/T104542020

6.2.3.3不合格判定

若检验样品通过表3中各项试验,则检验判定合格;若其中有任何一项或一项以上超过表3规定 允许不合格品数时LY/T 2992-2018 长江以北海岸带盐碱地造林技术规程,则检验判定不合格。

7标识、包装、运输、储存

SI/T 104542020

厚膜混合集成电路多层布线用介质浆料烧结膜检验样品的制备

用橡胶刷将浆料漏印在96%A120试验基片上(基片表面粗糙度为:3μm~5μm,印刷图形见图B.1 和图B.2),图B.1上、下层导体为钯银导体或金导体,测试图形见图B.1和图B.2。

即刷膜自然流平5min~15

将该印刷膜自然流平5min~15min

《风景名胜区规划规范 GB50298-1999》SJ/T104542020

附录B (规范性附录) 厚膜混合集成电路多层布线用介质浆料的测试图形

©版权声明
相关文章